1、开发和维护SoC/IP级验证环境;
2、制定验证计划，设计开发验证平台，开发测试相关pattern(SV, C, Assembly etc);
3、精通SystemVerilog和Verilog HDL；
4、熟练掌握各类验证方法(CRV, direct pattern, CDC, Lint, etc);
5、熟练掌握脚本语言，比如Python、Perl或者Tcl等;
6、熟悉ASIC前端设计的流程，具有RTL开发相关经验;
7、有Design Verification相关经验，熟悉UVM，有3年以上近期开发经验;
8、有C/C++相关经验者优先;
9、具有良好的团队合作意识;
10、能抗压力。
浙公网安备33010802012598号