1、根据电路前端设计需求，进行模块级版图设计；
2、负责进行版图布局规划，实现顶层版图拼接；
3、负责版图的寄生参数提取、时序收敛、物理验证及Tape Out其他相关工作;
4、精通Synopsys/Candence/Mentor的后端工具，如Synopsys的DC/PT/FM/ICC等，Candence的RedHawk，Mentor的Calibre/Tessent，有3年以上近期开发经验；
5、熟悉Linux操作系统；熟练使用Bash、CSH、Perl、Tcl中某一门脚本语言；
6、具有45nm及以下工艺版图设计经验者优先；
7、具有良好的团队合作意识；
8、能抗压力。
浙公网安备33010802012598号